IBM ha presentado una tecnología de chip por debajo de 1 nanómetro, un salto que suena casi imposible cuando se recuerda que hablamos de piezas más pequeñas que muchas estructuras biológicas. La compañía afirma que su nuevo diseño, basado en un nodo de 0,7 nanómetros o 7 angstroms, puede meter cerca de 100.000 millones de transistores en un chip del tamaño de una uña.
La clave no está solo en hacerlo todo más pequeño, sino en construir hacia arriba, como una ciudad que gana altura cuando ya no le queda suelo libre. Esta arquitectura, llamada Nanostack, apila transistores en tres dimensiones y abre una vía para fabricar chips más densos, rápidos y eficientes en los próximos años.
Un chip bajo 1 nanómetro
Un transistor es como un interruptor diminuto. Se enciende y se apaga para mover información dentro de un ordenador, un móvil o un servidor de inteligencia artificial. Cuantos más transistores caben en un chip, más trabajo puede hacer ese chip sin ocupar más espacio.
IBM asegura que su tecnología sub-1 nanómetro casi duplica la densidad de sus chips de 2 nanómetros, presentados en 2021. También proyecta hasta un 50 % más de rendimiento o hasta un 70 % más de eficiencia energética frente a esa generación anterior, según resultados técnicos citados por la compañía.
Conviene poner un freno. En los chips modernos, el nombre del nodo no significa que cada pieza mida exactamente esa cifra. IBM lo explica así en su blog de investigación, donde aclara que 7 angstroms identifica una generación de fabricación, no una regla literal para todas las partes del circuito.
Nanostack construye hacia arriba
Nanostack es el nombre de la nueva arquitectura tridimensional de IBM. En lugar de colocar todos los transistores uno al lado de otro, los investigadores los apilan y los escalonan, como si levantaran varias plantas sobre el mismo terreno. Simple, pero nada fácil.
El diseño parte de las nanohojas, una tecnología también impulsada por IBM que ya se usa como base de chips muy avanzados. Ahora, el equipo añade una capa más de complejidad al colocar transistores de distinto tipo en niveles separados, lo que permite ajustar mejor los materiales de cada uno.
Nelson Felix, director de desarrollo técnico de negocio de semiconductores en IBM Research, resumió el problema de fondo con una frase bastante clara. “Nos estamos quedando sin trucos para poder ponerlos cada vez más juntos”, dijo al explicar por qué el apilamiento empieza a ser una salida real.
Por qué importa para la IA
La inteligencia artificial necesita mover cantidades enormes de datos. No basta con tener muchos cálculos por segundo, porque el chip también debe guardar y recuperar información muy rápido. Ahí entra la SRAM, una memoria interna de alta velocidad que actúa como una mesa de trabajo para el procesador.
IBM afirma que su diseño Nanostack permite una mejora de escala de hasta el 40 % en SRAM. En la práctica, eso significa más memoria rápida dentro del mismo espacio, algo útil para cargas pesadas de IA, centros de datos y sistemas que no pueden permitirse desperdiciar energía.
El trabajo técnico relacionado con esta parte fue presentado por Chen Zhang y otros investigadores en el simposio VLSI 2026. Otro estudio clave, firmado por S. Reboh, C. Zhang, T. Yamashita y un amplio equipo de IBM, describe la arquitectura NanoStack para el nodo de 7 angstroms y generaciones posteriores.
El reto de fabricarlo
Fabricar este tipo de chip no consiste en apilar piezas como bloques de juguete. Las obleas de silicio deben unirse con una precisión extrema, las capas tienen que quedar alineadas y el calor debe poder salir sin dañar el sistema. A esta escala, cualquier pequeño fallo cuenta.
Huiming Bu, vicepresidente de IBM Semiconductors Global R&D, señaló que Nanostack llega ahora gracias a avances que antes no estaban maduros, como la unión de obleas y la distribución de energía desde la parte trasera del chip. Dicho de otra forma, no es solo un transistor nuevo, sino un paquete completo de fabricación.
También aparece una máquina clave, la litografía ultravioleta extrema, desarrollada por ASML. IBM indica que el complejo Albany NanoTech contará con esta herramienta para imprimir circuitos más finos y fiables, con socios como Lam Research, Tokyo Electron y Screen Semiconductor Solutions en el ecosistema de desarrollo.
No llegará mañana
La propia IBM habla de una posible llegada a producción en unos cinco años. Eso significa que no se trata de un chip que vaya a estar dentro del próximo portátil en cuestión de meses. Es, más bien, una demostración de ruta para la industria.
Jay Gambetta, director de IBM Research e IBM Fellow, dijo que este avance empuja la computación “más allá de la era del nanómetro” y hacia la escala de los átomos. La frase suena grande, pero el mensaje de fondo es más concreto. Para seguir avanzando, la industria ya no puede limitarse a encoger los diseños de siempre.
Por eso el anuncio importa incluso antes de llegar al mercado. Si IBM y sus socios consiguen fabricar esta arquitectura de forma estable, los futuros chips podrían ofrecer más potencia con menos consumo. En un mundo lleno de centros de datos, móviles, sensores y modelos de IA, esa diferencia se nota. También en la factura eléctrica.
La nota oficial se ha publicado en IBM Newsroom.
